设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 硬件设计论坛 › 电路设计论坛(数字/模拟) › 电路设计论坛 › Shift register的数字描述verilog

返回列表发新帖

查看: 3454|回复: 3

[讨论] Shift register的数字描述verilog

发表于 2010-8-17 18:25:54 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

假设要讲这样的电路用verilog,描述的话要是怎样呢？
用hspice的电路描述会是非常的简单的。

相关帖子

回复

使用道具举报

发表于 2010-9-11 09:52:40 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2012-4-15 15:18:41 | 显示全部楼层

谢谢分享

回复支持反对

使用道具举报

发表于 2012-4-15 15:34:04 | 显示全部楼层

看不懂你的需求?

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-20 17:09 , Processed in 0.013799 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表