请问一个运放的问题，一直没搞明白，书上也没写

abcshiwo · 发表于 2010-5-18 10:05:20

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

各位大侠好，一直没搞明白一个问题：运放在书上一般表示为一个三角符号，如果做成unit gain buffer，就是输出反馈到负输入端，在这种情况下，如果输出的共模电压在设计时并不等于输入偏置电压，这样是怎么连成buffer的(难道输出dc电压不会影响输入的偏置？)？还有就是loop gain不等于1的情况下，输出也是通过反馈网络直接连到负端吗？
书上关于运放一般都不画偏置电路的，所以这个问题没怎么搞明白，在此请教了

goodsilicon · 发表于 2010-5-18 11:48:40

临渊羡鱼，不如退而结网。做一个简单的运放，你就明白了。

lqlcug · 发表于 2010-5-18 12:28:53

的却存在这样的问题，所以设计op的时候，输入范围要尽可能大，而且能够做到单位负反馈

confiope · 发表于 2010-5-18 13:11:08

看来你还很动脑筋
这是个问题，
能接成单位增益负反馈的时候，则所以得管子都要处在饱和区，
否则就不能，要严重影响性能的。
主要看运放的输入共模范围，和运放的输出摆幅，看两者有没有重叠的区域，如果有，则可以
输出接到负输入端，否则不能。

abcshiwo · 发表于 2010-5-18 14:03:32

临渊羡鱼，不如退而结网。做一个简单的运放，你就明白了。
goodsilicon 发表于 2010-5-18 11:48

登录/注册后可看大图

运放我设计过，当时虽然没搞明白，但我是设计输出共模电压等于输入偏置，所以可以忽略这个问题的。

abcshiwo · 发表于 2010-5-18 14:04:36

看来你还很动脑筋
这是个问题，
能接成单位增益负反馈的时候，则所以得管子都要处在饱和区，
否则就不能，要严重影响性能的。
主要看运放的输入共模范围，和运放的输出摆幅，看两者有没有重叠的区域，如果有，则 ...
confiope 发表于 2010-5-18 13:11

登录/注册后可看大图

原来是这样，醍醐灌顶啊，呵呵，谢谢了

zhangfuquan · 发表于 2010-5-18 23:38:59

DC相等估计你的尺寸也是夸张的很

孙成朴 · 发表于 2010-8-28 19:47:28

学习中了

goodsilicon · 发表于 2010-8-29 18:10:09

这个问题主要是运放的输入输出共模都不是固定死的，是有一定范围地。。

而且输出是个高阻，如果是OTA的话，是可以随着输入变地。

shanzhongyiliu · 发表于 2010-8-29 18:21:07

这个问题主要是运放的输入输出共模都不是固定死的，是有一定范围地。。

而且输出是个高阻，如果是OTA的话，是可以随着输入变地。
goodsilicon 发表于 2010-8-29 18:10

登录/注册后可看大图

正解

[讨论] 请问一个运放的问题，一直没搞明白，书上也没写

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /2