覆晶芯片需要高效设计方法 A

st_eda123

覆晶芯片需要高效设计方法
A
随着制程节点和芯片尺寸不断微缩，采用覆晶芯片封装集成电路的消费产品数量也不断成长。遗憾的是，覆晶芯片封装制造规则仍未跟上不断微缩的制程技术发展步伐。
因此，需要一种更精确和更高效的I/O接口设计方法，特别是针对覆晶芯片设计I/O接口的设计方法。这种一体化芯片-封装协同设计方法应允许进行早期的可行性研究，还要能最佳化封装和芯片接口设计，同时能满足芯片和封装所需的严格约束条件。
目前大多数进行覆晶芯片设计的公司，均采用内部方法展开覆晶芯片规划。这种方法大部份是使用电子表格撷取和储存设计输入数据和约束条件。他们还自行开发脚本处理电子表格中的数据，并产生指令以引导设计。这种做法通常从简单的系统开始，然后随着设计复杂性的提高，逐渐发展成复杂的格式和脚本。
这种方法有许多缺点。首先，这种系统的维护费用昂贵，会降低设计师的产能。第二，电子表格在设计描述方面有很大的局限性。例如，电子表格无法描述非栅格的凸块布局，但这是低成本封装中常见的要求。
第三，脚本缺乏合成能力，无法执行假设分析，也无法对设计进行成本、性能和可靠性方面的最佳化。第四，基于电子表格和脚本的系统不能精确预测最终设计。
艰难的处境

随着芯片不断微缩以及I/O数量和速度的不断提高，芯片和封装之间的接口很快成为了设计中约束最严格的部份。能够及时且同时设计出高质量和低成本的封装与芯片，将可实现回异于普通芯片的成功产品。
因此，我们需要一种一体化的芯片-封装协同设计系统，这种系统须使用业界标准数据库OpenAccess，并能与第三方封装和接口工具连接。这种一体化设计环境能让设计师在单一数据库中查看和作业芯片与封装数据。由于设计数据库包含了完整的封装和芯片数据，这种数据库可同时供芯片和封装设计小组使用。
Tcl接口允许用户开发Tcl脚本来探测设计数据、产生数据报告并实现设计流程的自动化。透过使用数据库或LEF/DEF等标准接口，还可以在协同设计环境和第三方芯片与封装实现工具之间实现数据交换。
高效的封装和芯片协同设计解决方案必须具有快速设立原型的能力，因为必须在设计早期就做出封装决策，此时设计网表和/或实体库当未准备好。预测最终设计的精密度也很重要。如果没有足够的精密度，在原型设计或规划阶段做出的设计决策可能导致设计困难，因而严重影响投片时间。
另一方面，保守的规划可能会增加不必要的封装成本。协同设计系统必须让用户开发出多种场景，以便让设计师测试不同的封装方案。有了这种功能后，用户可用不同的基底堆栈方法设立原型，并透过可行性检查找到最便宜的封装方案。
任何设计参数变化都是递增的，设计可以用修改后的设定自动更新。例如，若用户想试验具有较少层数的基底、较小的BGA或不同比例的I/O焊盘单元，就可在短短几分钟内导入/产生一种新的基底堆栈方案，或产生另一个BGA，或设立一套新的I/O单元原型。不同的设计解决方案可以保存为独立的数据库供比较和设计审查。还可以从可行性和成本方面对每种设计进行评估。
任何规划工具都必须与最终设计维持良好关联性。一个规划只有能够顺利地实现才是完美的。在采用传统方法时，封装布局设计师必须手动确认封装的可布线性。这将延长项目时间，并增加用于评估的封装数量。
一体化芯片-封装协同设计环境应包含自动化的封装可行性布线器，用于对许多封装进行快速和精确的评估。这种封装可行性分析是减少设计小组与封装供货商之间工程反复的关键。
由于大多数封装修改和确认可以在同一个封装-芯片协同设计环境中完成，因此详细的封装布局只是在最终的布局实现和验证时才需要。
转载自电子工程专辑