赛灵思发表新一代可程序FPGA平台

st_eda123

赛灵思发表新一代可程序FPGA平台
美商赛灵思(Xilinx)宣布为因应可程序的必然趋势，针对系统工程师推出赛灵思下一世代可程序FPGA平台。此全新平台的功耗据称只有前一代平台的一半，而容量却高出两倍。相较于标准高效能制程，选择高效能与低功耗制程可让FPGA的静态功率降低50%。而与前一代FPGA组件相较，较低的静态功耗让赛灵思能提供客户同等级中最低功耗的FPGA产品，并可降低50%的总功耗。同时，下一世代的开发工具透过创新的频率管理，可降低20%的动态功率；而赛灵思更加强化的部份可重新组态(partial reconfiguration)技术，让工程师进一步降低33%的功耗与系统成本。为解决在互连层级的系统效能瓶颈，赛灵思将提供最高效能的接口，支持需要高频宽的芯片互连、机板互连与设备互连的顾客。当愈来愈多的顾客寻求FPGA当成其系统的主要组件时(即使不是中心组件)，这是非常关键的，让他们在无法采用ASIC与ASSP的情况下，帮助他们定义下一世代FPGA对于其系统设计所带来的优势。当Spartan-6与Virtex-6 FPGA用户转移至下一世代产品的开发阶段时，改良的工具可结合经过统一的ASMBL架构来提升生产力，进而降低为了符合高效能与低成本产品，以及设计移转简易性而修改设计方案的需求。统一架构让赛灵思能够达到「插槽式IP」的愿景，保障顾客的IP投资，让其轻松开发出更多可满足终端市场需求的产品线。插槽式IP与统一架构透过降低的IP开发成本，可创造出规模更大、反应速度更快的生态体系，这些将支持赛灵思特定设计平台加速创新与降低开发成本的策略脚步。赛灵思与ARM已于2009年10月宣布，针对FPGA建置连手合作定义的下一世代AMBA AXI规格，将进一步加速IP开发速度与提升再利用率，为软件与硬件工程师在IP模块互连与建置嵌入式系统方面，提供一个广为业界接受且认可的标准。当ASIC与ASSP变成只适用于那些量产规模最大的应用时，赛灵思致力提供的极低层级总体功耗优势，强化了FPGA的功能与可用性，让系统能够支持各类应用。以可携式医疗设备为例，这些设备具备低价格、小尺寸与低静态功率的特性，才能支持以电池为主的运作环境；而太空与国防领域的应用则需要藉由降低散热来提升效能，让电子作战与雷达系统具备更高效能的运算能力。全新的硅晶组件与开发工具将为赛灵思与第三方厂商的下一世代特定设计平台提供基础平台，并将包含只有赛灵思的制程与创新架构与工具才能制造出的超高阶FPGA组件。超高阶FPGA组件整合高序列I/O频宽、比高阶FPGA多出两倍以上的逻辑密度、以及可连结至下一世代内存的高频宽接口。这些优势将能够让电信系统开发业者在下列的应用领域，以FPGA取代单一大型的ASIC与ASSP芯片组。高阶电信系统的兆位(tera-bit)交换核心：超高阶等级的FPGA透过整合业界最高速的序列I/O频宽、两倍以上的逻辑密度以及可连结至下一世代内存的高频宽接口，来建置1Tbps全双工(full-duplex)的单一芯片交换器，以取代单一大型的ASIC与ASSP芯片组。400G光传输网络(OTN；optical transport network)线路卡：单一超高阶等级的FPGA能够实现所需的频宽来支持多种40G或100G单芯片建置，以取代在一个线路卡上的多种ASSP组件。以台积电与三星电子晶圆厂的28奈米高效能、低功耗的高介电层/金属闸(high-k metal gate)制程技术为架构的基础组件将于2010年Q4推出；而包含基础工具支持的ISE设计套件将于今年6月推出。[转载自电子工程杂志]