在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1698|回复: 0

NIOSII SOPC Builder

[复制链接]
发表于 2010-2-24 12:47:55 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
NIOS II
SOPC Builder
NIOS II IDE
SOC

我是一位在职者(北京),专业从事FPGA设计,有较多的空余时间,对Altera FPGA和SOPC有比较丰富的经验(4-5年)。

熟练使用Altera FPGA,熟练运用Quartus II、SOPC Builder和NIOSII进行基于Altera FPGA的SOPC系统设计和开发。

熟悉Avalon-MM接口规范。

熟练使用SOPC Builder内的各个Component(Nios II、SDRAM、Flash、DMA、On Chip Memory、PIO、Timer、UART、SPI、SSRAM、EPCS、JTAG等);

自己根据Avalon-MM接口规范做Custom Component,包括
CF卡Avalon Interface(Register Transfer接口)
ADV212 Avalon Interface(Register和Burst Transfer接口)
SDRAM Avalon Interface(Burst Transfer接口)
矩阵键盘Avalon Interface(Register Transfer接口)
PS/2 Avalon Interface(Register Transfer接口)
动态数码管显示 Avalon Interface(Register Transfer接口)
UART Avalon Interface(Register Transfer接口)
SRAM Avalon Interface

大型SOPC项目经验:

基于NIOIS II和ADV212的图像压缩卡(FPGA逻辑+SOPC):FPGA接收高速LVDS(CamLink)接口图像数据缓存于SDRAM内存,将 SDRAM内存的数据Burst到ADV212 Video Port, ADV212压缩后的数据在Nios II DMA控制器控制下从ADV212 HDATA port burst到另一个SDRAM内存,最后将SDRAM内存内压缩后的数据burst到高速串行接口输出。
                  
基于NIOS II的高速图像模拟卡:在Nios II DMA控制器控制下预设图像数据从CF卡 burst到SDRAM内存,然后将SDRAM内存内的图像按照Nios II设置的格式和时序进行输出(高速LVDS和高速串行接口)


如有Altera FPGA+SOPC相关方面的技术合作,可随时联系我。

联系方式:fpga_coop@163.com
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 13:43 , Processed in 0.018135 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表