在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6468|回复: 6

[求助] 请问PLL方面的牛人教我怎么设计三阶环路滤波器?

[复制链接]
发表于 2010-1-23 23:58:29 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我们现在要设计一个.18工艺下的频率合成器(四阶锁相环)。我现在想知道怎么去设计三阶LPF,我预计的方法是先用某种方法算得LPF各元件的初值,然后带入到ADS的PLL设计模板中进行交流分析,得到优化后的LPF元件值,然后再代入Cadence下进行晶体管级仿真,验证环路特性,从而验证LPF的设计是否合理。我用MATLAB验证过论文上的很多算法,最后结果不太好啊。
请问各位大牛你们是怎么设计三阶LPF的,有这方面的资料吗。能说说你们的想法吗。
我的邮箱smezl@126.com
希望下面各位积极讨论。
发表于 2010-2-22 23:53:47 | 显示全部楼层
可以看看有本书,pll的设计仿真
发表于 2010-2-25 13:20:46 | 显示全部楼层
发表于 2010-5-18 15:33:28 | 显示全部楼层
pll三阶滤波器 结构是一定的 利用传输函数 设置想要的相位余度 就可以了
(偶是新手 嘿嘿)
发表于 2014-8-18 10:17:13 | 显示全部楼层
环路滤波器很复杂啊
发表于 2014-8-27 20:18:59 | 显示全部楼层
你可以找一下清华大学的PLL课件
上面有
我一时找不到
发表于 2021-4-1 09:10:47 | 显示全部楼层
同求
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-19 01:13 , Processed in 0.020905 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表