设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 资源共享 › EDA资源使用讨论 › Verilog Digital System Design
1234下一页
返回列表 发新帖
楼主: nerohark

Verilog Digital System Design

[复制链接]
sqwu
发表于 2010-7-10 23:29:25 | 显示全部楼层
谢谢楼主，找的就是这个第一版，
回复 支持 反对

举报

allanlee
发表于 2010-7-11 02:49:32 | 显示全部楼层
好文件，謝謝了
回复 支持 反对

举报

jwmiaw
发表于 2010-7-16 17:55:07 | 显示全部楼层
GOOD material
回复 支持 反对

举报

jwmiaw
发表于 2010-7-25 23:49:18 | 显示全部楼层
Good Book
回复 支持 反对

举报

itfor30
发表于 2010-8-26 16:32:58 | 显示全部楼层
thank
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

canonforest
发表于 2010-9-30 23:05:48 | 显示全部楼层
thanks alot
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

fanfan009
发表于 2010-10-1 14:53:49 | 显示全部楼层
why no chinese
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

messenger
发表于 2010-10-3 02:05:55 | 显示全部楼层
非常谢谢了!!
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

samung5
发表于 2013-8-10 17:23:32 | 显示全部楼层
非常感谢，好书
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

jcchan
发表于 2013-8-14 11:24:43 | 显示全部楼层
頂一下!感謝無私分享
回复 支持 反对

举报

下一页 »
1234下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-20 18:19 , Processed in 0.021394 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表