在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3364|回复: 11

Verilog Coding for Logic Synthesis

[复制链接]
发表于 2009-11-22 17:07:36 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
(PDF) Verilog Coding for Logic Synthesis

Verilog_Coding_for_Logic_Synthesis.pdf

1.28 MB, 下载次数: 41 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2010-1-17 21:21:38 | 显示全部楼层
1# nerohark SEESEE
发表于 2010-1-18 09:21:57 | 显示全部楼层
thanks!!!!!
发表于 2010-8-12 09:50:49 | 显示全部楼层
好书!
发表于 2010-8-12 10:10:41 | 显示全部楼层
非常感嗯!
发表于 2010-8-12 14:24:47 | 显示全部楼层
多谢楼主。
发表于 2010-8-12 16:23:17 | 显示全部楼层
非常感谢!!!
发表于 2010-8-12 18:34:08 | 显示全部楼层
good
thx
发表于 2010-8-13 16:53:03 | 显示全部楼层
thank you
发表于 2010-8-13 23:06:17 | 显示全部楼层
thx for sharing
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-25 03:17 , Processed in 0.025738 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表