在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4232|回复: 5

低相位噪声VCO的设计

[复制链接]
发表于 2009-11-3 13:40:07 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
低相位噪声,主要是跟LC的Q值相关。
而Q值,和LC两端并联电阻决定.
设计思想能不能这样:设一放大器输入输出,均为50欧,先用变换方法将50欧变大,让后再接入到LC电路中,这样是不是做能做出低相位噪声的VCO呢?
发表于 2009-11-5 16:59:47 | 显示全部楼层
its ok...
It's a mapped S-domain VCO design.
You can get the design kit at ADS.
发表于 2009-11-12 07:17:15 | 显示全部楼层
dddddd
发表于 2009-11-12 09:01:22 | 显示全部楼层
为什么输出要50欧?你是单片集成的LNA,输出要接到片外吗?不是接到片外的话没必要是50欧。
发表于 2009-11-12 10:22:10 | 显示全部楼层
看不懂,学习学习
发表于 2009-11-12 10:23:17 | 显示全部楼层
是不是电阻越大,相位噪声越小
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 17:21 , Processed in 0.020396 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表