在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5881|回复: 12

CSMC 0.5um2p3m mixed signal工艺问题

[复制链接]
发表于 2009-10-13 16:19:52 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
近来要流CSMC 0.5um2p3m mixed signal工艺,工艺库还存在一些问题,不知大家遇到过吗:
1.此工艺说是双井工艺,但是layout只有N-well层,据说CSMC的工程师说是p-well掩膜版取反,也就是说没有Nwell的地方全部是P-well,岂不是没有衬底的位置,有这样的工艺吗?还是我理解有问题;
2.打开库里提供的nmos,没有n+注入层,而pmos却有p+注入层;
3.spectra仿真加载不成器件model,这个需要手动吗?
,在这方面比较小白,有谁流过此工艺,或知道怎么解决得,请不吝赐教!
发表于 2009-10-13 17:39:05 | 显示全部楼层
电路设计用到具体的工艺时,遇到问题,最好和foundry 的工程师联系解决。
发表于 2009-10-15 17:34:39 | 显示全部楼层
1. pwell should be on top of p-sub
2. please send out the layout for more detail
3. please describe the error message from spectre
发表于 2010-1-31 21:07:45 | 显示全部楼层
dingdingding
头像被屏蔽
发表于 2010-9-29 00:40:56 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2010-9-29 09:03:23 | 显示全部楼层
总和鉴定, 小弟弟回家多练习吧
发表于 2010-11-28 17:55:23 | 显示全部楼层
学习中,一窍不通啊还
发表于 2010-12-5 21:09:30 | 显示全部楼层
按照工艺规则N+取的是P+的反版,在design rule的第三页有说明。
发表于 2010-12-6 09:58:43 | 显示全部楼层
1. 現今的工藝不管是不是twin well  都是p-sub 在最下層當base
2. 應該都有注入diffusion
3.  有的pdk 需要手動
发表于 2011-8-20 12:13:37 | 显示全部楼层
dingding
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 11:18 , Processed in 0.029324 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表