在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: qerqing

关于输入失调电压

[复制链接]
发表于 2009-12-8 15:16:38 | 显示全部楼层
zzzzzzzzzz
发表于 2009-12-8 15:18:14 | 显示全部楼层
xiexie
发表于 2009-12-8 23:25:18 | 显示全部楼层
xiexiefenxiangl
发表于 2009-12-9 00:10:49 | 显示全部楼层
通常将放大器的第一级增益做大,可以减小noise,同时也可减小input referred system offset,一般看来system offset 可以忽略(对于offset要求不是非常高的电路,system offset 通常可以控制在10mv/50=0.2mv左右);而由于工艺的参杂梯度的影响和etching的误差,同时还有cmp的误差,输入对管和mirror load引起的误差,等效到输入端,通常在10~20mV,关于公式的推导,可以参考razavi和gray的textbook,很详细和实用的。但要求你的TDK来配合一些工艺参数,也可以有mote carlo的方法,用工艺的偏差参数仿真得到offset的。希望对你有帮组!
发表于 2009-12-23 21:18:05 | 显示全部楼层


通常将放大器的第一级增益做大,可以减小noise,同时也可减小input referred system offset,一般看来system offset 可以忽略(对于offset要求不是非常高的电路,system offset 通常可以控制在10mv/50=0.2mv左右); ...
downloadbook 发表于 2009-12-9 00:10


有几个问题请教:

1、不太理解您关于system offset可控制在10mV/50=0.2mV中50的含义?

2、工艺偏差引起的失配在cadence spectre中如何仿真?蒙特卡罗法在hspice中参数如何设置?有这方面的例子没?如果有的话麻烦传给我一份这方面的文件,我的邮箱langzizhengfan@126.com,谢谢!!
发表于 2009-12-23 21:56:09 | 显示全部楼层
看看论文怎么样
发表于 2009-12-24 16:23:38 | 显示全部楼层
工艺偏差引起的
发表于 2009-12-28 15:10:40 | 显示全部楼层
谢谢分享啊
发表于 2009-12-28 16:58:48 | 显示全部楼层
不错,学习了
发表于 2009-12-28 17:58:04 | 显示全部楼层
谢谢共享!!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-11 15:48 , Processed in 0.025203 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表