【CMOS反相器输入端噪声容限】计算方法的疑问

coandai · 发表于 2009-9-19 19:29:38

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

书上说：因为在将许多门电路互相连接组成系统时，前一级门电路的输出就是后一级门电路的输入，所以根据输出高电平的最小值Voh（min）减去输入高电平的最小值Vih（min）便可求得输入为高电平时的噪声容限。
我想问的是为什么不是Vdd（电源电压）-Vih（min)得到输入为高电平时的噪声容限
请大家帮我解答一下，不胜感激

coandai · 发表于 2009-9-20 10:41:45

怎么没有人回复呢？

gucashhc · 发表于 2009-9-21 11:00:26

我的理解是，高电平输入的噪音容限时指，在上一级输出高电平时，下一级能够有效识别高电平所允许的最大噪音电压。在上一级高电平输出为最小值Voh（min）的时候（最坏情况），允许的最大噪声电压自然是Voh-Vih。

qcf1987 · 发表于 2011-12-13 10:50:28

学习学习

peleGuo · 发表于 2011-12-17 15:17:38

对于一个门电路,其输出最大值的理想值是VDD,其可以识别的高电平理想值是（1/2）*VDD。实际电路都不能达到这个指标，所以，用以上方法来描述实际电路的噪声容限。

zhongyunguang · 发表于 2011-12-19 17:25:22

学习了，分析的很正确

【CMOS反相器输入端噪声容限】计算方法的疑问

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1