CMOS two stage OPAMP simulation, netlist and hand calculation

yixiusky · 发表于 2010-7-18 13:27:53

thank you so much

joe_chen · 发表于 2010-7-18 20:04:06

好的哦给ix

bdkqh · 发表于 2010-7-18 22:39:11

看一下

bdkqh · 发表于 2010-7-18 22:39:52

jordan76 · 发表于 2010-7-26 15:53:50

溫故知新~

xinlianxin · 发表于 2010-7-28 20:38:52

dddddddd

gsenavy · 发表于 2010-8-9 18:48:22

Thanks for sharing!

peterlin2010 · 发表于 2010-8-24 18:12:25

有人看過 pdf內寫法　?
內容大有問題 ..

m 那可能有使用小數  layout要如何畫 ?
m5 28.4/0.25 M=0.8
M7 91/0.25  M=1.6
而且 mos 也沒有照比例來設計
一般來說會是 M5 W/L= 22/0.25 M=1 M7 就會是 22/0.25 M=8
M 不會挑奇數會挑偶數 , input differential pair layout 可以左右對稱layout

input device 不會使用大的 width
對 analog design 來說 w 太大不會比較好除了考慮model accuracy
　雖然　w*l 大可降低 random offset , 但是一般都是20/2 *4
不會直接使用 w=80 ..

還有 noise offset 都沒有考慮也沒看他跑 psrr 部份 ..
再來使用不會使用 min length deisgn 一般 analog design除非是　logic circuit
, analog design 一般會使用 process 2~3 , 0.25um 選 0.5~1um  length 會比較安全
直接使用會不會太有把握了 ? 難到不須考慮 process variation ???

321gogogo · 发表于 2010-8-24 22:45:25

1# hi_china59
THANKS FOR YOUR SHARING !~

鋒鋒 · 发表于 2010-9-9 19:21:03

thanks

CMOS two stage OPAMP simulation, netlist and hand calculation

站长推荐 /1