在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 5423|回复: 26

高速PCB板的信号完整性设计

[复制链接]
发表于 2009-6-22 09:02:02 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
摘  要:随着集成电路开关速度的提高以及PCB板密度的增加,信号完整性问题已成为高速PCB设计必须关注的问题之一。如何在高速PCB设计过程中充分考虑信号完整性因素,并采取有效的控制措施,已经成为当今系统设计能否成功的关键。此文在充分考虑SI的基础上,利用Cadence的Allegro完成了基于dspFPGA的某信号处理机的硬件设计,并使用Mentor公司的Hyperlynx进行仿真分析优化PCB设计,避免了信号完整性的潜在影响。 (共5页)

高速PCB板的信号完整性设计.pdf

291.55 KB, 下载次数: 130 , 下载积分: 资产 -2 信元, 下载支出 2 信元

高速PCB板的信号完整性设计

发表于 2009-6-23 09:38:36 | 显示全部楼层
发表于 2010-7-13 12:56:03 | 显示全部楼层
1# 535749
发表于 2010-7-16 09:05:12 | 显示全部楼层
謝謝分享
发表于 2010-7-18 09:35:22 | 显示全部楼层
不错,不错
发表于 2010-7-26 16:53:21 | 显示全部楼层
谢谢分享
发表于 2010-8-5 09:21:53 | 显示全部楼层
不错不错
发表于 2010-9-6 22:54:23 | 显示全部楼层
11111111111111111
发表于 2010-9-8 21:35:26 | 显示全部楼层
Thanks
发表于 2010-9-9 14:02:51 | 显示全部楼层
谢谢楼主的分享!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-17 21:13 , Processed in 0.042097 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表