pipelined adc采样保持电路设计负载用0.9pF模拟行吗？

sunery · 发表于 2009-5-26 12:45:07

您需要登录才可以下载或查看，没有账号？注册

x

对于pipelined adc,采样保持电路设计中负载用0.9pF模拟，请问这样能不能驱动起下一级电路？望达人告知，谢谢！

sunery · 发表于 2009-5-26 13:15:53

我的意思是说很多文献用2pF,3pF的电容做负载设计采样保持电路，能不能用0.9PF的负载电容设计了（用0.9PF负载电容模拟下级负载）？

vdslafe · 发表于 2009-5-26 15:17:44

看你MDAC1 的采样电容和寄生电容多大了。

sunery · 发表于 2009-5-26 19:38:56

我现在还没做MDAC,请问MDAC的采样电容一般取值多少啊，寄生电容一般不大吧？

w98211012 · 发表于 2009-5-31 22:07:25

要根据你的设计需求来定你的负载。比方说，运放的带宽或者摆率等要求，可以定下你的负载。

luoyan501 · 发表于 2009-5-31 22:35:02

0.9pF模拟太小了，看你是多少位的，MDAC的负载

windgone0204 · 发表于 2009-5-31 23:48:24

以前做过9位的，用500fF

sunery · 发表于 2009-6-1 18:27:45

原帖由 luoyan501 于 2009-5-31 22:35 发表

 登录/注册后可看大图

0.9pF模拟太小了，看你是多少位的，MDAC的负载

请问它和位数有什么公式吗？

燕园枫叶 · 发表于 2011-4-7 16:21:47

它和你的adc的位数是有关系的，采样电容与位数2倍的二次幂成正比。以及与后面的寄生电容也有关系

pipelinedadc · 发表于 2011-5-23 00:09:16

学习一下

站长推荐 /1