设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 关于verilog中移位操作符的问题
12
返回列表 发新帖
楼主: yangjing113

关于verilog中移位操作符的问题

[复制链接]
zzhe
发表于 2012-5-17 16:12:05 | 显示全部楼层
建议阅读verilog-2001
http://wenku.baidu.com/view/8311be0bf78a6529647d53ee.html?from=rec&pos=2&weight=5&lastweight=3&count=5
回复 支持 反对

使用道具 举报

发表于 2013-7-12 09:31:57 | 显示全部楼层
知道了啊，
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2015-4-17 22:46:07 | 显示全部楼层
数值移位，本质上是寄存器输出，然后低位补上两根线。
所以会多位。你用拼字符｛｝效果是一样的。
回复 支持 反对

使用道具 举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-27 05:19 , Processed in 0.012247 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表