并行数据转换为一种特殊串行数据流模块遇到的问题

yangjing113 · 发表于 2009-3-27 17:42:37

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本人在学习夏宇闻老师编写的《verilog数字系统设计教程》，在第十五章较复杂时序逻辑控制设计实践的例15.2中，稍作修改，在modelsimSE中运行，但是总是得不到预期的波形，附件里是工程：
包含三个文件：
ptosda.v把输入的4位并行数据转换为协议要求的串行数据流。
out16hi.v模块按照协议接收串行数据，进行处理并按照数据值在相应为输出高电平
sigdata.v测试模块。产生rst ，d_ena，sclk，data信号。

请问outhigh输出不对呢？麻烦高手指点……

附件里面是工程内容

yangjing113 · 发表于 2009-3-28 08:46:29

没人回应啊，自己顶一下，希望大家帮我看看啊

yangjing113 · 发表于 2009-3-28 10:17:09

明白了，原来是因为我把其中的一个下降沿触发，写成了上升沿触发，晕死……

wwting612 · 发表于 2010-4-23 08:55:57

我也来调试下

chilozz · 发表于 2012-4-5 15:57:36

我刚好要调试

abcxyf · 发表于 2013-4-23 21:33:30

我想问，后面实验里面练习九参考这个完成串行-并行功能的程序如何实现？

蒲公英的冬天 · 发表于 2014-5-22 16:52:58

求高手说说具体实现的原理过程，实在是看不懂了

并行数据转换为一种特殊串行数据流模块遇到的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

没人回应啊，自己顶一下，希望大家帮我看看啊

明白了

浏览过的版块

站长推荐 /1