在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 10666|回复: 61

【原创=心得笔记】FPGA Pipeline RISC设计(2)

[复制链接]
发表于 2009-2-26 13:01:37 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
简单RISC CPU设计日记
三级流水到五级流水描述
针对FPGA优化实现
设计过程记录
详细优化思路描述
以图示说明为主

Pipeline RISC 设计2.pdf (766.09 KB, 下载次数: 406 )

[ 本帖最后由 brucezhan 于 2009-2-26 19:03 编辑 ]
发表于 2009-3-1 11:38:35 | 显示全部楼层
thanks~~~
发表于 2009-4-27 21:59:15 | 显示全部楼层
谢谢了!!!
发表于 2009-5-23 19:38:48 | 显示全部楼层

thank for share

thank for share
发表于 2009-5-26 21:44:49 | 显示全部楼层
下来看看
发表于 2009-7-1 21:31:31 | 显示全部楼层
97asfdfasdfsdfsfsdfa
发表于 2009-7-5 20:04:48 | 显示全部楼层
hao hao hao hao hao hao hao hao hao hao
发表于 2009-7-7 13:34:50 | 显示全部楼层
下下来看看!
发表于 2009-7-8 00:51:23 | 显示全部楼层
谢谢分享
发表于 2009-7-8 07:01:49 | 显示全部楼层
thanks for sharing
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-25 16:17 , Processed in 0.102191 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表