关于vco版图设计

xizi123xizi · 发表于 2009-2-24 17:30:18

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

最近在做一个vco的版图，要求的最高频率是3GHz，前仿仿真的最高频是3.1GHz，但是这个频率余度远远不够，发现最终的版图最高频率才有2.6GHz。请教一下高手，对vco设计时候频率余度该如何确定，在版图级别上，如何优化呢？
谢谢啦~~

szjunxiao · 发表于 2009-2-25 23:35:39

提示: 作者被禁止或删除内容自动屏蔽

eexygtemp · 发表于 2009-3-2 10:42:01

进来学习一下

ufoweiyan · 发表于 2011-1-17 22:26:36

一般来说上下留500M余量，要看工艺的，TSMC的比较接近于ss的仿真，流片结果和后仿修改过之后的tt差不多

fallangel · 发表于 2011-1-20 14:24:21

做前仿真之前，两边挂一个500～700fF 左右的电容作为寄生（估计），layout尽量画紧凑，后仿真将其去掉，中心频率基本和前仿真一致，基本能保证你tapout出来的频率，后仿真后的最高频率留个200～300MHz的margin，也就差不多了。楼上说要留500MHz，再宽带VCO设计中，很难有这么大的margin的

szjunxiao szjunxiao 当前离线积分 35 头像被屏蔽	发表于 2009-2-25 23:35:39 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
szjunxiao szjunxiao 当前离线积分 35 头像被屏蔽	EETOP创芯人才网职位发布入口
	回复支持反对举报

关于vco版图设计

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2