在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4586|回复: 14

[Kluwer]Direct transistor-level layout for digital blocks

[复制链接]
发表于 2009-2-14 05:36:09 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Direct transistor-level layout for digital blocks

Standard-cell based design methodologies have dominated layout generation of digital VLSI circuits ...

对作pipelined ADC的,有一定帮助。

Direct transistor-level layout for digital blocks.part1.rar

4 MB, 下载次数: 51 , 下载积分: 资产 -2 信元, 下载支出 2 信元

Direct transistor-level layout for digital blocks.part2.rar

2.8 MB, 下载次数: 57 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2009-2-14 11:08:32 | 显示全部楼层

good

eetop
发表于 2009-2-14 11:09:54 | 显示全部楼层

good

good  
发表于 2009-2-15 18:30:17 | 显示全部楼层
xiexie
发表于 2009-4-19 13:20:28 | 显示全部楼层
非常感谢楼主提供好书
发表于 2009-4-19 21:00:37 | 显示全部楼层
好像很好的书
发表于 2009-4-19 21:02:34 | 显示全部楼层
没想到版图会那么重要
发表于 2009-4-19 23:47:16 | 显示全部楼层
谢谢楼主共享
发表于 2009-9-5 18:23:52 | 显示全部楼层
:lol
发表于 2009-9-5 18:39:49 | 显示全部楼层
good book
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 20:33 , Processed in 0.029607 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表