EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 硬件设计论坛 › 电路设计论坛(数字/模拟) › 电路设计资料 › Verilog testbench的设计技巧和策略



EETOP诚邀模拟IC相关培训讲师	创芯人才网--重磅上线啦！

12 / 2 页

楼主: jukun

Verilog testbench的设计技巧和策略

[复制链接]

ray_chang165

发表于 2009-7-8 12:49:37 | 显示全部楼层

謝謝大大分享
感激

回复支持反对

springlett

发表于 2009-7-16 20:38:36 | 显示全部楼层

xiexie!!!!!!

EETOP创芯人才网职位发布入口

回复支持反对

yanfei74

发表于 2009-7-20 14:50:05 | 显示全部楼层

谢谢楼主

回复支持反对

xiangfeixinwo

发表于 2010-5-5 19:25:58 | 显示全部楼层

谢谢谢谢了

EETOP创芯人才网职位发布入口

回复支持反对

jsls0701

发表于 2011-7-22 23:41:42 | 显示全部楼层

非常感谢！

EETOP创芯人才网简历投递入口

回复支持反对

mylifeFPGA

发表于 2011-9-23 20:29:23 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

eestanwang

发表于 2011-9-28 17:18:36 | 显示全部楼层

thx thx

EETOP创芯人才网简历投递入口

回复支持反对

22seu_08

发表于 2011-9-28 19:48:52 | 显示全部楼层

正需要的资料

EETOP创芯人才网职位发布入口

回复支持反对

yuyuchichi

发表于 2011-10-11 13:39:39 | 显示全部楼层

thank you

EETOP创芯人才网简历投递入口

回复支持反对

12 / 2 页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-11-26 07:29 , Processed in 0.022097 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

Verilog testbench的设计技巧和策略

站长推荐 /2