在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2737|回复: 3

65nm设计存在的新问题?

[复制链接]
发表于 2008-11-1 10:23:50 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请问65nm工艺的变化有哪些?在设计的过程中需要注意哪些问题?
版图有哪些注意的地方?
发表于 2009-1-16 15:24:36 | 显示全部楼层
次级效应的影响加剧。在设计时重点关注的有IR Drop,crosstalk,signal integrate。还有工艺实现中对on chip variation的考虑以及一些DFM的规则将更加严格
头像被屏蔽
发表于 2009-1-17 01:48:31 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2011-5-8 20:40:20 | 显示全部楼层
没人回答了?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 16:37 , Processed in 0.018756 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表