问：pci系统时钟的疑问？

liuiang · 发表于 2004-8-9 17:23:31

对信号的波形有好处，，减少反射吧，，
反正你测一下电阻两边的信号，，差别有点大。

showting · 发表于 2004-8-9 17:51:37

啊我知道了是不是这样：高频时钟不好使，主要是因为在时钟走线时出现了信号完整性问题。而信号完整性并不是直接和时钟频率的高低关联的，而是和时钟信号的边沿倾斜度直接相关。如果串联一个电阻，这样就会使信号的边沿倾斜变缓，于是信号完整性问题就可在一定程度的抑制。
pci的时钟是靠反射来达到要求，这个电阻不能是消除反射的

yn800323 · 发表于 2004-8-10 19:54:19

[这个贴子最后由yn800323在 2004/08/10 07:55pm 第 1 次编辑]

pci的信号线中时钟信号不是靠反射的，，

liuiang · 发表于 2004-8-12 11:09:18

pci clk 不是靠反射的，所以它的长度要求更长，，这样去满足数据线上反射造成的较长的建立时间。

showting · 发表于 2004-8-16 20:05:40

啊原来是这样啊

jasonell · 发表于 2004-10-11 13:12:00

加电阻是为了阻抗匹配，要求长度是对clk的延迟作控制。

lcyang · 发表于 2007-7-13 16:16:20

好。讲得明白。谢谢！

问：pci系统时钟的疑问？

问：pci系统时钟的疑问？

问：pci系统时钟的疑问？

问：pci系统时钟的疑问？

问：pci系统时钟的疑问？

问：pci系统时钟的疑问？

问：pci系统时钟的疑问？

pci系统时钟

站长推荐 /1