在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 2536|回复: 2

9052的等待问题

[复制链接]
发表于 2004-6-2 10:16:21 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我是做硬件部分的,驱动用的是开发板自带的,9052外加一块FPGA作为局部端的逻辑控制,我的问题是,当我的FPGA不需要数据时,可不可以让PCI总线处于等待状态或让总线挂起来,我本来是想插入LRDYi#信号作为外部等待,以便来控制数据的流量,可是当等待时间一久,系统就死机我还试了插入LHOLD占用局部总线的方法,结果还是一样,大家能不能给个建议怎么解决这个问题,
发表于 2004-6-2 11:09:00 | 显示全部楼层

9052的等待问题

什么意思?fpga不需要数据?不需要数据你就不把数据传给他不就得了?干嘛要费那么大的劲啊?
 楼主| 发表于 2004-6-2 12:25:50 | 显示全部楼层

9052的等待问题

这位大侠,我可能没有说清楚,我做的功能基本上是PCI总线向我做的板写入数据,即FPGA基本上是通过9052从PCI总线上接收数据,当我FPGA内部的FIFO被9052写满时,由于我的FPGA还要干其它事,所以就会出现等待啊,当处理完所接收的数据后又要接收从PCI总线上来的数据的,所以我想插入等待状态或能不能让总线处于挂起状态.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 01:34 , Processed in 0.025493 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表