|
|
马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。
您需要 登录 才可以下载或查看，没有账号？注册
x
随着集成电路集成度和复杂度的提高，越来越多的设计采用基于IP核的设计方
法，必须采用DFT技术才能解决系统芯片的测试问题。扫描技术和边界扫描技术是
目前可测试性设计的主流技术，可分别用来解决芯片内部与芯片之间的可测试性问
题。为了缩短整个芯片的测试时间，必须进行测试调度，在功耗限制和测试资源冲突
等问题的约束下实现各模块的并行测试。
边界扫描标准包括1149.1、1149.4、1149.5、1149.6等，可用来有效的解决芯片之
间的各种互连测试；对于全扫描和部分扫描技术，文章讨论了如何通过处理门控时钟
时钟分频、内部复位、三态网络、扫描移位过程中出现的总线争用、双向引脚方向控
制等问题来改造扫描链，提高故障覆盖率，使用Synopsys公司的DFT工具实现了一
个多级滤波芯片的DFT功能，并生成了测试向量；总结了当今最新的低功耗DFT设
计思想，从减少测试过程中电路节点翻转次数的角度，阐述了实现基于扫描技术设计
的低功耗DFT方法和基于非扫描技术设计的低功耗DFT方法；构造了一种新型的系
统芯片测试调度模型，提出了一种行之有效的测试调度算法，实验结果表明，它可以
有效地应用于系统芯片的测试调度。 |
-
-
集成电路测试方法研究.rar
617.12 KB, 下载次数: 910
, 下载积分:
资产 -2 信元, 下载支出 2 信元
集成电路测试方法研究.rar
|
/1 
eetop公众号
创芯大讲堂
创芯人才网
发表于 2008-7-5 19:42:45
