在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: darry

芯片版图面积的设计优化与寄生参数分析

[复制链接]
发表于 2009-4-28 17:29:45 | 显示全部楼层
先下来看看 呵呵
发表于 2009-4-28 22:16:01 | 显示全部楼层
谢谢分享,呵呵呵
发表于 2009-8-24 22:30:46 | 显示全部楼层
i want to learn cadence well
发表于 2009-8-31 16:12:10 | 显示全部楼层
27
发表于 2009-8-31 18:10:09 | 显示全部楼层
下来看看 谢谢楼主!
发表于 2009-8-31 18:11:28 | 显示全部楼层
下来看看 谢谢楼主!
发表于 2009-8-31 19:20:26 | 显示全部楼层
很不错的样子,下下来看看
发表于 2009-8-31 19:31:46 | 显示全部楼层
很不错的样子,下下来看看
发表于 2009-8-31 19:52:42 | 显示全部楼层
谢谢分享、、、
发表于 2009-8-31 19:54:57 | 显示全部楼层
谢谢分享、、、
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 20:24 , Processed in 0.020987 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表