关于用cadence做数模混合信号仿真的流程

hsplgmy · 发表于 2009-1-15 10:47:52

谢谢楼主分享。。。

gengwd · 发表于 2009-1-18 09:37:01

谢谢5楼的！

wangde12 · 发表于 2009-1-18 14:45:43

楼主问得很好，这问题我也需要。

leavesw · 发表于 2009-2-20 01:29:09

为什么看不到附件呢？

milanlion · 发表于 2009-2-21 21:39:54

定一个

leemm1214 · 发表于 2009-2-23 14:21:40

楼主问得很好，这问题我也需要

zzpku_2 · 发表于 2009-6-1 15:00:01

thanks，学习了，

wm830128 · 发表于 2009-6-1 20:41:46

急需这样的资料，可不可以把模拟模块转成Verilog进行仿真啊

cqmyg5 · 发表于 2009-6-2 07:17:50

是spectreverilog，还是ams

navy_wuhaijun22 · 发表于 2009-6-3 21:58:49

gooda,不错

[资料] 关于用cadence做数模混合信号仿真的流程