设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › 基于FPGA的锁相环敛同步提取电路设计
返回列表 发新帖
查看: 1511|回复: 4

基于FPGA的锁相环敛同步提取电路设计

[复制链接]
huangcn
发表于 2008-4-26 18:50:00 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
基于FPGA的锁相环敛同步提取电路设计……
设计, 锁相环

基于FPGA的锁相环敛同步提取电路设计.pdf

130.91 KB, 下载次数: 20 , 下载积分: 资产 -2 信元, 下载支出 2 信元

相关帖子
回复

举报

xinfubin
发表于 2009-5-26 21:59:03 | 显示全部楼层
kankan
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

forer
发表于 2009-5-26 22:01:11 | 显示全部楼层
谢谢共享
回复 支持 反对

举报

savagegarden
发表于 2009-5-27 18:36:24 | 显示全部楼层
这个事什么东西啊
回复 支持 反对

举报

hm5821050
发表于 2009-6-3 21:18:18 | 显示全部楼层
谢谢贡献
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 17:11 , Processed in 0.043232 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表