设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › Low phase noise, low timing jitter design for VCO

1 2 345 / 5 页下一页

发新帖

楼主: kel_zh

Low phase noise, low timing jitter design for VCO

发表于 2011-12-5 15:48:02 | 显示全部楼层

Xilinx ISE Design Suite 10.x FPGA开发指南

回复支持反对

发表于 2011-12-5 22:12:21 | 显示全部楼层

good
3q3q~~

回复支持反对

发表于 2011-12-6 22:56:17 | 显示全部楼层

谢谢，不错啊

回复支持反对

发表于 2012-3-5 20:34:21 | 显示全部楼层

谢谢你

回复支持反对

发表于 2012-12-18 10:17:05 | 显示全部楼层

正找这方面的书呢~~~

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2013-6-1 05:35:43 | 显示全部楼层

良好的信息..........

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2016-3-17 22:16:39 | 显示全部楼层

Low phase noise, low timing jitter design for VCO

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2016-5-14 12:49:58 | 显示全部楼层

thanks!

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2020-1-3 09:38:40 | 显示全部楼层

谢谢

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2022-3-15 16:10:02 | 显示全部楼层

学习

回复支持反对

1 2 345 / 5 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-24 10:41 , Processed in 0.020220 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表