在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 4122|回复: 28

[原创] 关于smic40中对于AA(active area)的最大space要求的讨论

[复制链接]
发表于 2024-12-30 19:36:03 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
在smic40中,有一个rule,我一直是抱有疑问的,但是内心给他的答案是机械应力,rule如下:


                               
登录/注册后可看大图

他说的是最大的STI width是不能超过10,但是只要求两边满足即可,另外两边超过了是没有报错的,AA以外是STI这个认识我是有的,所以我觉得它这个rule就是为了防止STI对AA的机械应力过大才设置的一个rule,但是这又会引发什么效果呢?难道是S那边制造存在问题?STI过大就会导致断裂啥的,然后芯片平均寿命会降低吗?大家都来讨论一下呗,咱们集思广益一下,因为我在tsmc40是没有遇到过这个问题的,或者说,smic这边的rule太严了,很容易就产生这个rule,我们如果需要制造,这个rule是否建议我们去waived掉呢?
发表于 2025-2-18 15:21:38 | 显示全部楼层
STI由于硬度较高,面积过大的话会影响CMP的一致性,对后续步骤造成影响。
回复 支持 反对

使用道具 举报

发表于 2025-2-14 11:13:40 | 显示全部楼层


   
Annie_kyohou 发表于 2025-2-13 20:14
这个我明白,但是!我说的是为什么,每个rule都有其存在的必要性,可能你看到的是良率的升高或降低,但是 ...


这个问题我之前也是不懂为什么。
直到看到你的问题。
写出来方便自己阅读。
更进一步的解释。
Analog Integrated Circuit Design。
回复 支持 反对

使用道具 举报

 楼主| 发表于 2025-2-13 20:14:26 | 显示全部楼层


   
bubushenghua 发表于 2025-2-6 15:46
在90nm 制程之前,遵守design rules可以确保产量在可接受的范围之内。|
However,a lot of challenges to  ...


这个我明白,但是!我说的是为什么,每个rule都有其存在的必要性,可能你看到的是良率的升高或降低,但是呢,这个都有一个定量的标准或者可以为其定性,良率的高低只是一个表层的原因,我们要知道其深层原因。
回复 支持 反对

使用道具 举报

发表于 2025-2-6 15:46:21 | 显示全部楼层
本帖最后由 bubushenghua 于 2025-2-6 19:57 编辑


   
bubushenghua 发表于 2024-12-31 10:14
以我的理解。smic40nm。这个rule是R。而且这个R rule在验证DRC的文件中明确写:R rule只是针对smic内部员工 ...


在90nm 制程之前,遵守design rules可以确保产量在可接受的范围之内。|
However,a lot of challenges to designs due to process variations and reduced yield have resulted in need for several additional recommended design rules for reducing yield loss.So,in addition to the minimum design rules,there are several recommended design rules or guidelines(termed as DFM guidelines)  provided for increasing yield and addressing systematic manufacturing issues.




回复 支持 反对

使用道具 举报

发表于 2025-1-18 11:29:02 | 显示全部楼层


   
bubushenghua 发表于 2025-1-1 17:20
“STI面积过大”。smic40nm的DRC Rule有明确的AA_24。它专门用来检查当STI的宽度大于10um,STI的面积要在 ...


这个问题需要特别关注一下。
RESP1.16  for sensitive poly resistor,surrounding AA density(including AA dummy),DRC check window size:20um*20um,step size:10um.
DRC check the Marking layer RESSV size up 50um region.
DRC marker layer RESSV is must to draw for sensitive poly resistor ,otherwise,this DRC can not perform on the device.
回复 支持 反对

使用道具 举报

发表于 2025-1-9 16:40:30 | 显示全部楼层
不用管,最后再说
回复 支持 反对

使用道具 举报

发表于 2025-1-9 13:08:01 | 显示全部楼层
这条rule确实给电阻匹配带来麻烦,一般length>10um的电阻还是挺多的,如果电阻之间加AA dummy需要拉开很大的距离。
回复 支持 反对

使用道具 举报

发表于 2025-1-9 11:46:51 | 显示全部楼层


   
Annie_kyohou 发表于 2025-1-9 10:55
他这是只要length或者width两边都小于110就不报,我跑出来好像是这样的


我把你说的提炼成这样:“STI面积过大,导致芯片受到的机械应力过大,进而导致芯片断裂,进一步导致芯片寿命降低。”
我觉得你说的非常值得讨论。
关于rule,我也是说出我理解的。具体的,还需要自己努力。

回复 支持 反对

使用道具 举报

 楼主| 发表于 2025-1-9 10:55:25 | 显示全部楼层


   
bubushenghua 发表于 2025-1-1 17:36
width与length也是有一点区别的。


他这是只要length或者width两边都小于110就不报,我跑出来好像是这样的
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-27 15:50 , Processed in 0.022091 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表