【成都】芯片公司招聘数字前端设计/验证工程师

feiying_cq

由于项目发展需要，招聘数字芯片前端验证工程师，要求如下：

职位一：ASIC/SoC验证工程师
1. SoC/ASIC verification
2、掌握Verilog，system Verilog等硬件描述语言，了解perl，TCL, shell, make等常用脚本语言
3、至少使用过RVM/eRM/AVM/VMM/OVM/UVM等验证方法学build过一个完整的验证平台；
4、gate level simulation, CPF/UPF based power aware simulation
5. 基于SVA断言的验证经验；
6. 具有full chip level的验证经验； SoC hardware software co-simulation经验

职位二：数字前端设计工程师
1. SoC/ASIC芯片chip top的integration。 掌握verilog硬件描述语言
2. 清楚chip level的 clock tree,  reset机制等
3. 掌握芯片的时序分析，了解timing path/SDC约束； 会用综合和STA工具(design compiler,  PrimeTime等)
4. 了解芯片的test mode机制
5. 了解多个power domain的低功耗设计
6. 了解芯片的floor plan
7. 了解SoC的sw-hw co-simulation， 了解SystemVerilog
8. 会使用脚本语言：perl/python/tcl/make/shell等


以上条件是理想状况，能了解其中某几条的同学就可以联系我，
邮件请发zhaopin_cd@qq.com



公司还需要几位firmware，driver工程师



工作地点：成都
简历请发zhaopin_cd@qq.com
谢谢

wy9801

支持一下

eipmca2011

你公司需要后端的么？准备安心扎根CD了。

feiying_cq

请关注

feiying_cq

职位继续招聘中，  谢谢关注

feiying_cq

   

贵公司接收小白吗？
chenkuokuo 发表于 2015-12-19 15:27

                               
登录/注册后可看大图

感谢关注！小白是指应届生吗？  如果是应届生，请关注我们的应届生招聘流程； 我这里是部门内部推荐，无法走校园招聘流程的。


职位继续热招中，请大家帮忙扩散，谢谢

chenkuokuo

贵公司接收小白吗？

feiying_cq

继续招聘中，请有意者发邮件联系， 谢谢

feiying_cq

诚聘英才  有意者请联系

feiying_cq

如果有意请来邮件咨询，公司高速发展中，诚聘英才