【成都】芯片公司招聘数字前端设计/验证工程师

feiying_cq

由于项目发展需要，招聘数字芯片前端验证工程师，要求如下：

职位一：ASIC/SoC验证工程师
1. SoC/ASIC verification
2、掌握Verilog，system Verilog等硬件描述语言，了解perl，TCL, shell, make等常用脚本语言
3、至少使用过RVM/eRM/AVM/VMM/OVM/UVM等验证方法学build过一个完整的验证平台；
4、gate level simulation, CPF/UPF based power aware simulation
5. 基于SVA断言的验证经验；
6. 具有full chip level的验证经验； SoC hardware software co-simulation经验

职位二：数字前端设计工程师
1. SoC/ASIC芯片chip top的integration。 掌握verilog硬件描述语言
2. 清楚chip level的 clock tree,  reset机制等
3. 掌握芯片的时序分析，了解timing path/SDC约束； 会用综合和STA工具(design compiler,  PrimeTime等)
4. 了解芯片的test mode机制
5. 了解多个power domain的低功耗设计
6. 了解芯片的floor plan
7. 了解SoC的sw-hw co-simulation， 了解SystemVerilog
8. 会使用脚本语言：perl/python/tcl/make/shell等


以上条件是理想状况，能了解其中某几条的同学就可以联系我，
邮件请发zhaopin_cd@qq.com



公司还需要几位firmware，driver工程师



工作地点：成都
简历请发zhaopin_cd@qq.com
谢谢

feiying_cq

这次招聘名额较多，公司为长期发展战略做准备， 请大家积极应聘啊， 成都的兄弟们， 来起

h646598660

为什么都不说什么公司。。

fpga_c

回复 1# feiying_cq


    咋觉得，贵公司没有大佬坐压镇呢。

feiying_cq

回复 3# h646598660


公司名字可以邮件询问的。

feiying_cq

回复 4# fpga_c


   “大佬”，这个称呼看如何定义了。   
   我司正处于高速上升发展期， 人才积累和培养方面也是下了很大功夫的。  兄弟 如有意 邮件我吧。

feiying_cq

诚聘 验证工程师， 设计工程师，   年底啦 可以等大家年终奖落实了再入职， 有意者私聊。
成都的好机会

feiying_cq

成都好机会，有意者来了解一下啦

feiying_cq

陆续收到朋友们的询问和简历， 继续招聘   请有意的联络我，  入职时间可以放宽到你合适的时间（年底了，大家都懂得）

feiying_cq

成都的工程师有想换工作的吗？  三年或者五年工作经验以上的