在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (10) |订阅

Cadence PCB 今日: 0|主题: 350|排名: 51 

悬赏 [求助] 求助] cadence17.2更新pcb设计报表不成功 - [悬赏 101 信元资产] bush009 2016-9-10 03931 bush009 2016-9-10 15:45
悬赏 [求助] cadence 17.2 无法正常调用模块,求大神指点一二 - [悬赏 201 信元资产] bush009 2016-9-10 02390 bush009 2016-9-10 15:56
[求助] allegro 16.3 多单元器件的电源和地的网络连接问题--求助个各位大侠 coolglh 2016-9-25 12657 coolglh 2016-9-27 10:07
[求助] orcad的ICA打不开 attach_img buaahwh 2016-11-15 02499 buaahwh 2016-11-15 11:00
[求助] SPB16.6安装后(没有破解),打开原理图,电阻、电容都不见了 PCBer 2016-11-22 01560 PCBer 2016-11-22 22:49
[求助] cadence怎么打印原理图啊,完全菜鸟,专业词一点也不会,求详细的解释 attach_img 江公补过 2016-12-26 12087 江公补过 2016-12-26 20:23
[原创] Cadence导入.asc文件方法以及注意事项 attach_img handsome8763 2017-1-23 07746 handsome8763 2017-1-23 10:46
[招聘] 【Cadence北京】2017春季招聘--校招+社招 kengteng 2017-2-20 02735 kengteng 2017-2-20 18:43
[求助] Cadence SPB_16.5在win7 64位操作系统下原理图网表无法导入Allegro PCB Design XL attach_img CuiBing 2017-2-25 43030 CuiBing 2017-3-1 17:14
[求助] 原理图建库占位符模板 王鑫臣 2017-3-22 11965 王鑫臣 2017-3-22 13:54
[求助] Cadence 16.5 Concept HDL原理图反标后每个元件出现CDS_PART_NAME信息 attach_img 文心雕龙7 2017-4-1 42980 文心雕龙7 2017-4-27 22:12
[求助] Cadence 16.5 Concept HDL原理图打包反标后电源、地网络显示为红色 attach_img 文心雕龙7 2017-4-1 01933 文心雕龙7 2017-4-1 01:14
[其它] 第一次来 longyanpeixun 2017-4-2 12123 longyanpeixun 2017-4-2 21:39
[求助] Allegro中的Package Keepin区域外怎样放置元件封装 文心雕龙7 2017-4-27 02554 文心雕龙7 2017-4-27 22:14
[求助] 求助 zhuqifeng1993 2017-5-17 02066 zhuqifeng1993 2017-5-17 21:07
[求助] 请教PCB封装尺寸的问题,谢谢! VOUSMEVOYEZ 2017-7-22 02232 VOUSMEVOYEZ 2017-7-22 17:51
[求助] 新人请教:allegro如何从artwork预览回到可编辑的设计模式 attachment chenfengrugao 2017-9-9 12705 chenfengrugao 2017-9-28 09:29
[求助] sip设计 sipsip 2017-9-26 02301 sipsip 2017-9-26 15:57
[求助] 如何将真实环境的信号输入仿真环境中呢? Ctrls 2018-5-10 02278 Ctrls 2018-5-10 10:46
[求助] allegro绕动态等长问题 打领带的土鳖 2018-7-5 03060 打领带的土鳖 2018-7-5 21:55
[求助] design cache路径不对怎么办 jlf521 2018-8-31 02773 jlf521 2018-8-31 09:58
[原创] 如何设计出色的PCB产品? charlotte11 2018-10-29 02036 charlotte11 2018-10-29 13:09
[求助] cadence Allegro PCB Designer dongjunjie 2019-2-19 01923 dongjunjie 2019-2-19 14:28
[转贴] 嵌入式片上存储器使用研究 新人帖 xy88 2019-6-3 01467 xy88 2019-6-3 16:59
[原创] 陶瓷线路板小功率和电器设备的影响,集电极流 slt123 2019-6-20 01644 slt123 2019-6-20 17:07
[其它] CAndence设计 Martinary 2019-7-8 01593 Martinary 2019-7-8 11:32
[讨论] IPC2581在PCB生产中的使用 新人帖 小菜鸟yy 2019-8-5 01563 小菜鸟yy 2019-8-5 19:41
[求助] 请问大神cadence HDL创建元件时引脚间隔多大比较合适 新人帖 FFFen 2019-9-15 01702 FFFen 2019-9-15 12:30
[求助] DFM 工具 小菜鸟yy 2019-11-25 02161 小菜鸟yy 2019-11-25 11:00
[求助] U盤 brd file 新人帖 PPTIM 2020-4-10 01491 PPTIM 2020-4-10 10:00
[资料] 斯利通陶瓷电路板分析陶瓷PCB板到底贵在哪里 slt123 2020-4-25 01769 slt123 2020-4-25 19:14
[求助] 请问各位大佬我的cadence ac仿真出现了问题,频率无法跑完,请问应该怎么修改啊 新人帖 attach_img 240507lx 2020-5-11 03216 240507lx 2020-5-11 12:27
[求助] 求助Cadence的libarary导入问题 新人帖 锦绣贡士 2020-5-16 02422 锦绣贡士 2020-5-16 11:06
[求助] CANDENCE 问题请教 新人帖 dawndai 2020-12-10 02674 dawndai 2020-12-10 11:26
[原创] 初始化版图的基本参数设置,导入网表 attach_img yepeda 2020-12-27 03429 yepeda 2020-12-27 23:14
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-27 19:57 , Processed in 0.027566 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块