设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Constraining Designs for Synthesis and Timing Analy ...

返回列表发新帖

查看: 178|回复: 4

[资料] Constraining Designs for Synthesis and Timing Analysis

发表于 2025-12-11 10:27:05 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

下年的目标是精读这本，也欢迎大家一起探讨SDC相关问题~
分享给大家，这本书也是经典之作

Constraining Designs for Synthesis and Timing Analysis[扫描版].pdf

8.58 MB, 下载次数: 89 , 下载积分: 资产 -4 信元, 下载支出 4 信元

回复

使用道具举报

发表于 2025-12-11 12:29:19 来自手机 | 显示全部楼层

感谢分享

回复支持反对

使用道具举报

发表于 2025-12-11 14:30:12 | 显示全部楼层

Thanks.

回复支持反对

使用道具举报

发表于 2025-12-11 15:59:04 | 显示全部楼层

Thank you

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2025-12-11 22:43:45 | 显示全部楼层

kankan

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 用户协议&隐私声明| 版权投诉通道| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 ) |网站地图

GMT+8, 2026-1-31 13:04 , Processed in 0.101447 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表