AC 后防真 mismatch

fangwang85

请教个问题，  有2个reg 由不同的occ驱动，在te ssent atpg的时候设置了set_clock_restrict on ,  在后端的时候，2个reg的时钟设置的false path。

后防真的时候检查了这2个寄存器的的D端异步timing 导致x态传播。这个有办法解吗？ 加notiming只能加某一个cell。 感觉也不能将cell加到notiming list
里面，因为cell的SI端的时序需要检查。