calibre做LVS验证

lht1021

请教大家一个问题：

我用calibre做layout VS schematic验证，发现有个隔离MOS没有提取出来，想debug一下，怎么看是MOS的那个层没有提取出来？（比如是栅端出了问题，还是源端漏端没有识别）

acrofoxAgain

可以加调DRC语句，用这个RULE跑DRC。比如如果识别层叫 iso_nmos，想看看这个层是不是运算对了，可以通过 include（图形界面里有）加这个语句
debug_iso_nmos {
  copy iso_nmos
}

Quinn714

先对照pcell看你有没有缺少layer；提不出来可能会报warning，或者你单独只提版图，去网表看有没有对应的器件；如果层次都不缺少，器件提不出来，再去检查rule文件，看是否需要改rule

lht1021

感谢以上朋友的提供思路！！！