IC混合仿真时connectrule的意义

Ecooq

                               
登录/注册后可看大图

                               
登录/注册后可看大图

如图所示：在使用virtuoso进行混合仿真的时候需要进行connectrule设置，我将vplus设置成了数字信号的高电平电压。但是vthi，vtlo，tr。。。这些并没有进行设置，请问这样会影响仿真结果吗？如果需要设置，那么要设置这些参数从哪里来呢？

zixin1hao

   

Ecooq 发表于 2025-10-14 16:47
我的意思是它规则里面没有3.6的规则，而我改了vplus产生了一个3.6V的连接规则。其它参数没变，然后再进行 ...

哦 这样可能会有一点影响，但3.0到3.6变化不大，除了一点delay, 影响应该不大
截图显示工具默认的vthi/vtlo是2.0, 1.0, 是按Vsup=3的2/3和1/3来定义的

Ecooq

没人回答，难道是我悬赏太低了

zixin1hao

不影响，这些参数有相关性，定义在connectLib里的connectrules，如下

Ecooq

   

zixin1hao 发表于 2025-10-14 16:41
不影响，这些参数有相关性，定义在connectLib里的connectrules，如下

我的意思是它规则里面没有3.6的规则，而我改了vplus产生了一个3.6V的连接规则。其它参数没变，然后再进行混仿。这真的不会出问题吗？

zixin1hao

   

Ecooq 发表于 2025-10-14 16:47
我的意思是它规则里面没有3.6的规则，而我改了vplus产生了一个3.6V的连接规则。其它参数没变，然后再进行 ...

如果要很好的定义所有参数，可以试试IE-card Based Setup

                               
登录/注册后可看大图

Ecooq

   

zixin1hao 发表于 2025-10-14 16:52
哦 这样可能会有一点影响，但3.0到3.6变化不大，除了一点delay, 影响应该不大
截图显示工具默认的vthi/vt ...

哦哦，我明白了，这个是不是根据数据器件的高低阈值电压进行给的，比如如果我数字器件规定0.7*DVDD是高电平，0.3*DVDD是低电平，那我3V的电压2.1V以上就是高电平了，0.9V以下就是低电平了吧。

zixin1hao

   

Ecooq 发表于 2025-10-14 16:58
哦哦，我明白了，这个是不是根据数据器件的高低阈值电压进行给的，比如如果我数字器件规定0.7*DVDD是高电 ...

嗯 它原意应该是想按比例来算，但connect Rule/Connect Module Based Setup这个选项可能做不到，你看vtho/vtlo定义的是绝对值2.0/1.0

可以用你的截图顶端左边那个选项Interface Element/IE-card Based Setup(OSS/UNL) 来设置，它能动态根据Vsup来变化

Ecooq

谢谢佬