杭州/上海-多轮融资AIOT芯片独角兽职位急招，薪资给力

微信1097512435

岗位1 ：SOC芯片架构总监

工作地点：上海/杭州

人数需求：1位

需要： 做过手机场景的SOC或者NPU的，有量产经验，带过项目或者团队的。

岗位职责：

1.参与SOC芯片的系统架构设计和SPEC制定，完成系统时钟、复位、电源域规划；

2.集成PCIe、NPU、RISC-V CPU等关键IP；

3.负责PCIe PHY及控制器适配，优化高速接口的时序收敛与信号完整性；

4.参与搭建SOC级验证环境和FPGA原型验证及芯片Bring-up调试；

5.负责芯片的Floorplan规划，以及soc芯片的测试规划

6.协同后端团队解决物理实现中的时序、功耗、DFT问题，支撑芯片量产；

任职要求：

1、学历背景：985院校计算机/电子工程相关专业硕士及以上学历，10年以上SOC开发经验；

2、精通Verilog/SystemVerilog，熟悉SOC开发全流程（RTL→GDSII）；

3、深入理解PCIe协议栈（TLP/DLLP层）、DDR JEDEC规范及RISC-V微架构；

4、有AMBA（AXI/APB）总线集成经验，掌握跨时钟域处理、低功耗设计（UPF流程）；

5、熟练使用VCS仿真、Verdi调试、SpyGlass CDC检查等工具；

6、熟悉Python/Tcl脚本开发，实现自动化设计流程。

7、了解SerDes基础原理或DDR眼图分析；

8、具备跨团队（软件/算法/后端）协同开发能力。

岗位2 ：SOC芯片设计高级工程师

工作地点：上海/杭州

人数需求：1位

需要：有量产经验，熟悉NoC，熟悉RISC-V子系统的

岗位职责：

1.参与SOC芯片的系统架构设计和SPEC制定，完成系统时钟、复位、电源域规划；

2.集成PCIe、NPU、RISC-V CPU等关键IP；

3.负责PCIe PHY及控制器适配，优化高速接口的时序收敛与信号完整性；

4.参与搭建SOC级验证环境和FPGA原型验证及芯片Bring-up调试；

5.负责芯片的Floorplan规划，以及soc芯片的测试规划

6.协同后端团队解决物理实现中的时序、功耗、DFT问题，支撑芯片量产；

任职要求：

1.学历：微电子、电子工程、计算机等专业，硕士3年以上SOC设计经验；

2.核心技能：

n精通Verilog/SystemVerilog，熟悉SOC开发全流程（RTL→GDSII）；

n深入理解PCIe协议栈（TLP/DLLP层）、DDR JEDEC规范及RISC-V微架构；

n有AMBA（AXI/APB）总线集成经验，掌握跨时钟域处理、低功耗设计（UPF流程）；

n熟练使用VCS仿真、Verdi调试、SpyGlass CDC检查等工具；

n熟悉Python/Tcl脚本开发，实现自动化设计流程。

n了解SerDes基础原理或DDR眼图分析；

n具备跨团队（软件/算法/后端）协同开发能力。

n了解NOC互联架构，熟悉NOC算法

3.项目经验：

n至少2个成功流片的SOC项目经历，主导过PCIe/DDR或RISC-V CPU集成；

n熟悉芯粒（Chiplet）互联或高性能计算SOC架构者优先；

岗位3 ：算子开发/优化工程师

工作地点：杭州

人数需求：2位

岗位职责：

1.负责深度学习算子的编译器端设计与优化，包括TVM、XLA等框架的算子融合、自动代码生成及性能调优；

2.开发高性能算子库，针对NPU硬件优化计算密集型算子（如Conv、GEMM、Attention）；

3.结合AI模型需求（如Transformer、扩散模型），设计定制化编译优化策略，提升端到端推理效率；

4.实现硬件平台（NPU）的算子适配与加速，解决指令集/内存/并行化等性能瓶颈；

5.与算法团队协作，推动编译器技术在模型部署中的创新应用。

任职要求：

1.学历背景：985院校计算机/电子工程相关专业硕士及以上学历，3年以上算子开发经验；

2.技术能力与项目经验：

熟悉TVM、TensorRT、XLA等AI编译框架，精通算子优化技术（如循环展开、内存布局优化）；

掌握C++/CUDA/OpenCL编程，具备硬件底层优化能力（如SIMD指令、缓存优化）；

了解主流AI模型结构及计算特性，有PyTorch/TensorFlow模型部署经验者优先。

3.加分项：

熟悉AI芯片（如NPU）架构或RISC-V扩展指令集开发；

具备多线程/分布式计算优化经验，或参与过MLSys/PPoPP等顶会项目；

在开源社区（如LLVM、Apache TVM）有代码贡献或优化案例。

岗位4、AI加速芯片架构高级工程师

工作地点： 上海/杭州

招聘人数：1位

核心职责

1.AI芯片架构技术研究：跟踪业界最新的AI芯片架构、算法（重点为Transformer, LLM网络）和先进封装技术，为下一代产品规划提供技术输入。

2.架构定义与探索：制定AI加速器规格（Specification）定义，主导计算单元、内存系统（Memory Hierarchy）、片上网络（NoC）及系统互联（Interconnect）的架构设计与微架构定义。

3.团队协作与支持：为AI芯片电路实现以及软件，编译器团队提供清晰的架构规格说明，并与其他团队深入协作与讨论。

4.软硬件协同设计：与、驱动、运行时软件团队紧密合作，共同定义指令集（ISA）、编程模型和系统软件架构，确保硬件能力能被高效、便捷地释放。

任职要求

1.计算机科学、电子工程、微电子等相关专业硕士及以上学历。

2.5年以上芯片架构或设计经验，至少全程参与过2次以上AI相关芯片（如GPU, NPU, TPU, DSA）的架构定义与流片过程。

3.精通计算机体系结构，深入理解多核/众核架构、内存一致性、缓存体系、互联网络等概念。

4.深入理解AI与算法知识：熟悉主流深度学习模型（CNN, RNN, Transformer）的计算和内存访问特性。

5.软硬件协同视角：深刻理解软件栈（编译器、驱动、运行时）如何影响硬件性能，具备相应的协同设计经验。

岗位5、AI应用高级工程师

工作地点： 杭州

招聘人数：1位

1. 工作内容：

·端侧系统集成： 主导AI加速卡通过PCIe接口与手机/PC主控芯片（如Snapdragon, MediaTek, Intel, AMD等）的集成、调试与稳定性保障，管理硬件资源（内存、中断、DMA），确保系统级稳定与高效。

·模型极致优化： 挑战在严苛资源约束（低功耗、小内存、实时性）下的大模型部署。运用量化（INT8/INT4）、剪枝、模型蒸馏、算子融合等尖端技术，压缩模型并提升推理效率。

·性能深度调优： 构建端到端的性能剖析体系，使用Systrace、Perfetto等工具精准定位瓶颈（模型、框架、PCIe延迟、驱动、硬件），并提出针对性优化方案，平衡性能、功耗与精度。

·软件栈开发： 与底层软件团队协同，开发和完善面向终端开发者的轻量级SDK、高性能推理API及工具链（如模型转换器、功耗分析工具），降低开发门槛，构建开发者生态。

·生态与技术支撑： 支持关键手机、PC厂商及应用开发伙伴，将其AI应用适配至的硬件平台，提供深度技术支持和解决方案，并收集反馈以驱动产品迭代。

2. 任职要求

1.学历背景： 计算机科学、电子工程、人工智能等相关专业本科及以上学历，

2.行业背景： 有在手机芯片原厂（如Qualcomm, MediaTek）、手机/OEM/PC厂商（如华米OV、三星、联想）或知名终端AI软件团队的工作背景，具备丰富的端侧落地经验。

3.技术要求：

o深刻理解计算机体系结构，熟悉PCIe、DMA、中断等工作机制。具备Linux/Android系统底层开发调试经验，如BSP、HAL或内核驱动。

o精通模型量化（PTQ/QAT）、剪枝、算子融合等端侧优化技术。对Transformer结构有深入理解，并熟悉ONNX格式及TFLite、ONNX Runtime、MNN等至少一种端侧推理框架。

精通C/C++，熟练掌握Python，具备开发高质量SDK和API的能力。

微信1097512435

职位多多，offer多多