请教佬们一个ESD问题

newlayout

                               
登录/注册后可看大图

佬们，这是我的输出数据口的结构，其中PMOS功率管和NMOS功率管为了防止击穿都采用了ESD的画法，现在测试结果为DOUT对VDD打正向2500V失效，目前我分析下来可能是P功率管到VDD的金属线可能太细，才5um。另一个是ggnmos的尺寸太小，还有173欧姆的限流电阻用的是POLY电阻，被烧坏。我是看知乎有篇文章说输出级一般不需要使用ggpmos，测试下来和他说的差不多，2000V能过。不知道有没有大神能指点一下，可能是哪个地方出了问题，小弟在此跪拜。

intergoal

DOUT对VDD打正，DOUT与VDD之间压差为GGNMOS+diode（路径2），看你的管子尺寸应该是用的是5V器件？所以DOUT+diode电压应该至少在8V以上？假设是8V，那么电阻上的压降大概是7.3V，那么电阻流过的峰值电流大概是42.2mA，查一下设计手册或者ESD guide里面是否有电阻对应的TLP 峰值电流数据，或者结合2KV PASS，2.5KV Fail的结果大概计算一下应该也能得到这个电阻的峰值电流数据。
173ohm这个电阻的作用是什么？目标的ESD 等级是多少？如果对于上拉能力没有特别高的要求，是否可以把电阻变大？

另外有一些好奇的地方，NMOS功率管栅极悬空，其ESD保护管栅极接地，DOUT对GND打正时不会先触发功率管吗？目前DOUT对GND打正的失效临界点大概是多少呀

一些拙见，欢迎讨论哈

newlayout

intergoal 发表于 2025-6-16 22:40
DOUT对VDD打正，DOUT与VDD之间压差为GGNMOS+diode（路径2），看你的管子尺寸应该是用的是5V器件？所以DOUT+ ...

谢谢佬，我还有几个问题。为什么DOUT对VDD打正，会首先从GGNMOS路径走，而不是从P功率管路径走呢?这个电阻目的是用来限流，上拉能力可以改，加大阻值好像确实可以减少电阻流过的电流，目标ESD等级为3500V。NMOS功率管栅极不是悬空，而是内部信号，DOUT对GND打正的数据，我去问问，他们只给了DOUT打正对VDD时在2500V失效的结论。

intergoal

HBM 2KV对应峰值电流 2KV/1.5Kohms（人体等效电阻）=1.3A，如果从电阻走就一百多V了，在这之前GGNMOS早就已经导通了，所以大部分电流都是走的路径2.
如果对上拉能力没要求，根据2KV PASS的结论以及目标值3500V，似乎电阻增大一倍就可以满足ESD要求啦？
NMOS功率管栅极肯定是接了内部信号的，但是NMOS栅极如果没有电阻或者其它下拉的话，在打ESD的时候栅极应该是悬空的，栅极悬空的N管在打ESD的时候会更容易触发，不过也不一定，也要看内部版图的连接。

fei_SH

173的电阻layout画宽点，不烧坏就可以了。或者阻值增大。这个设计瓶颈在电阻的过流能力上了。