smic40nm工艺，模拟IP所有的patp都被subd包围，模拟top验证产生地线open

陈雪 · 发表于 6 天前

您需要登录才可以下载或查看，没有账号？注册

x

smic40工艺，模拟内部所有的地衬底用SUBD包围时，模拟top验证lvs时报错，会认为大衬底（除SUBD和DNW以外的衬底）是没接电位的。merge后端的版图之后，lvs不报错。请问怎么设置，可以在模拟top验证时产生一个笑脸，请大佬指点

bing_bing · 发表于 5 天前

模拟为什么要全部都用SUBD盖住呢？至少要留一个ground在外面吧，这样才符合基本原理。全部都盖住肯定会报说找不到substrate

陈雪 · 发表于 5 天前

本帖最后由陈雪于 2025-6-3 17:02 编辑

bing_bing 发表于 2025-6-3 14:29
模拟为什么要全部都用SUBD盖住呢？至少要留一个ground在外面吧，这样才符合基本原理。全部都盖住肯定会报 ...

模拟和数字是不同的地，模拟部分如果不全部用SUBD包围的话，模拟和数字merge之后会产生软连接问题。

bing_bing · 发表于 5 天前

如果这个芯片没有数字电路呢？纯模拟

[求助] smic40nm工艺，模拟IP所有的patp都被subd包围，模拟top验证产生地线open