下极板采样SAR ADC上极板电压复位实现方式

gkj

  楼主最近在做两级的pipeline SAR ADC,其中第一级用下极板采样，第二级用上极板采样。看文献说下极板采样逻辑复杂但是线性度较高，自己实践后发现对于上极板电压复位实现方式有一些问题。

  一开始用的CMOS传输门，但发现无论是复位速度还是精度性能都不太好；后来用自举开关替代有部分改善，如图，还是有一些问题想请教大家。首先是复位精度：当复位开关管子尺寸较大时上极板可以很快复位到Vcm附近，但是正负两端的上极板电压会存在差值，在几mV之上， 并且相邻周期的差值是正负交替的，这样应该就是非线性而不是偏移？其次，复位开关管尺寸增大，寄生电容增大，会导致上极板电压存在分压而按比例缩小，如图。
  按照现在的测试结果看，复位的速度和精度存在取舍，很难实现较高精度。大家是如何实现高速高精度上极板电压复位的？请大家多多赐教。

北极微笑

ASSCC-2024 9.1 A 28nm CMOS 12-bit-600-MS/s 15.6 mW pipelined ADC with two-stage gainboosting FIA-based RA 有分析过你的问题，可以关注他们的Journal

gkj

北极微笑 发表于 2025-5-9 19:03
ASSCC-2024 9.1 A 28nm CMOS 12-bit-600-MS/s 15.6 mW pipelined ADC with two-stage gainboosting FIA-bas ...

感谢，很有启发
我注意到这篇论文里电容下极板额外有一时间互连复位，猜测是将DAC复位导致的电压变化相互抵消，这样复位管尺寸可以减小，不知道理解的对不对
我尝试了下，在我的5bit里需要23个互连开关，效果不太好。在这段时间直接连接上极板可以起到类似作用，不过性能和非理想与增大复位管类似

xavi17

用了自举开关还要6mv的差值吗，那要么考虑增加vcm，要么增加rst时间吧，复位是用的3个管子吗