如果要用全局时钟网络

scutlee

如果要用全局时钟网络，就是要例化BUFG吗？？那例化是要在PLL之前还是之后呢？？

kk2009

一般来说是在PLL之后才有意义。
因为进PLL之前没有太大必要，因为此时的clock的load只有一个。
用全局时钟网络，就是因为用这个clock的寄存器太多，如果不走全局，那么寄存器之间的clock的skew就无法保证，会导致STA的结果很差。不过我记得PLL出来的自动会走全局时钟网络。

当然也有情况就是这个clock在进PLL之前，很多寄存器也用了这个clock，那么之前就需要用（我记得有些特定的pin进去的可以自动走全局时钟网络，一般来说就是每个芯片角附近一个pin吧，就是专门用来走clock的。你可以查一查FPGA的datasheet）。如果可以自动走全局时钟网络的就不需要用GBUF。