Innovus进行PG rail与follow pin连接后出现vios

LeoMoore

我使用的是10M5X2Y2Z的metal track，在Floorplan中布置电源/地Rail与Follow pin连接后使用verifyGeometery命令出现了这样的违例。
布线层选择的是M1-M10



而且无论怎么修改stripe也还是这样，但是verify_drc又没有这个问题（innovus版本为18.10）。
其中，出现违例的VIA不是自己加的，就是lef中提供的.
在tlef中有如下两个定义：

VIARULE VIAGEN12 GENERATE
    .....
    LAYER VIA1 ;
        RECT -0.025 -0.025 0.025 0.025 ;
        SPACING 0.13 BY 0.13 ;
END VIAGEN12



VIARULE VIAGEN12_RECT GENERATE
    .....
    LAYER VIA1 ;
        RECT -0.025000 -0.025000 0.105000 0.025000 ;
        SPACING 0.210000 BY 0.130000 ;
END VIAGEN12_RECT


看起来是两个不一致导致的，问一下大佬们怎么解决这个问题啊？