[verdi vcs]编译带vhdl文件 verdi报错这个文件没有defined

丛霄

vcs编译带vhdl文件使用如下脚本,使用vhdlan vlogan

                               
登录/注册后可看大图

在生成的sim.daidir里面发现报错

*design* DebussyLib (btIdent Verdi_R-2020.12-SP1)
Command arguments:  -elab  /home/congxiao/proj/r529soc_iscl/1_vcs/simv.daidir/kdb  -simflow  -topfile  /home/congxiao/proj/r529soc_iscl/1_vcs/simv.daidir/.elabcomTopFile  +disable_message+C00380+C00381  +disable_message+C00388+C00389  -SNPS_ELABCOM  -saveElab

*Error* view apb_uart is not defined for instance apb_uart_i
"/home/congxiao/proj/r529soc_iscl/0_rtl/peripherals.sv", 240:
Total        1 error(s),   0 warning(s)

这个里面的apb_uart 是vhdl文件，说verdi发现这个没有defined
求大神解答

liuguangxi

vhdlan命令也加上 -kdb 选项试试呢