在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 235|回复: 1

[求助] harden block dft设计

[复制链接]
发表于 2025-1-6 19:36:15 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请问在芯片设计过程中,因为频率原因某一个模块例如u_core需要单独综合换track 12T(有standard cell和sram),其他模块用9T;

在整个top的tessent dft(mbist/lbist/scan)设计输出一个sdc/scandef/filelist;
u_core模块是是从顶层拆出来还是单独出sdc,scandef呢?
发表于 2025-1-13 16:39:25 | 显示全部楼层
拆出来,DFT插入的逻辑也使用12T
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-2 00:53 , Processed in 0.020842 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表