在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 277|回复: 8

[求助] 为什么PR后的时序会好于DC后?

[复制链接]
发表于 7 天前 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近在做一个数字模块后端。这个模块有不少异步信号。

DC的时序是过了的,DC网表仿真异步信号都用vcs config已经waive掉了。但是仿真时候会报同步信号的set问题。但是看了下波形,报问题的时刻是不在工作的时候(比如一个计数器是在被复位在0的期间报了setup问题),实际上波形在报问题的时刻当时没产生X态,但是后面过了一段时间又出现了X态。
我没管这个问题,继续做完了PR,但是做完PR之后时序没任何问题,vcs waive都是DC后复制过来的,但是仿真没有任何X态。

所以我的问题是,PR后的setup可能比DC后更好吗?原因是什么?
发表于 6 天前 | 显示全部楼层
DC 和 PR 后的 sdf 不一样了吧,延迟变化了
发表于 6 天前 | 显示全部楼层
DC的时候delay都是估的,不是真实的。PR布完线后是相对真实的sdf,PR时会尽量满足时序约束去布局布线,这个时候如果有时序为例肯定要修的
发表于 6 天前 来自手机 | 显示全部楼层
dc的线延时都是用wire load model估计的,想接近真实可以用dc topo模式吃floorplan和物理信息,但也只是接近
发表于 6 天前 | 显示全部楼层
dc和pr完全不是一回事,1. vcs跑dc网表没有sdf和pr网表有sdf。2.pr之后有时钟树,dc的没有。3.setup和你仿真又不是一回事。回到你跑仿真这件事情上来,什么情况都有可能发生,因为它两就不是一回事,需要找原因就得pt报出timing来。正常来说以PR为准,DC只跑前仿真
发表于 6 天前 | 显示全部楼层
楼主,异步信号如何用vcs config去waive掉呢?
发表于 6 天前 | 显示全部楼层
异步信号如何用VCS config去waive呢?
 楼主| 发表于 5 天前 | 显示全部楼层


hxy2018 发表于 2024-12-19 14:42
DC的时候delay都是估的,不是真实的。PR布完线后是相对真实的sdf,PR时会尽量满足时序约束去布局布线,这个 ...


所以意思就是说,我PR后网表带sdf仿真过了就行了,就不用管DC后网表带sdf仿真是不是对的?
 楼主| 发表于 5 天前 | 显示全部楼层


jinfeier 发表于 2024-12-19 17:56
楼主,异步信号如何用vcs config去waive掉呢?


首先改下vcs命令 “vcs +optconfigfile+xxx.txt”

在这个xxx.txt文件里写 “instance {aaa} {noTiming}”,器件名aaa就是网表里面输入异步信号输出同步信号的寄存器
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-25 03:00 , Processed in 0.022659 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表