在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 341|回复: 2

[求助] systemverilog designcomplier typedef导致器件名称错误

[复制链接]
发表于 2024-12-1 17:27:30 | 显示全部楼层 |阅读模式
200资产
想问一下啊,systemverilog用designcomplier综合,使用analyze和elaborate之后发现出现了好多typedef好像没有识别的问题

比如出现了这种名称
vinsn_issue_q_reg[scalar_op][63]
vinsn_queue_q_reg[vinsn][2][vm]
大家又遇到过么

发表于 2024-12-2 08:48:08 | 显示全部楼层
综合的时候就是会出现工具自己命名的一些wire
 楼主| 发表于 2024-12-2 20:30:37 | 显示全部楼层


夏尔 发表于 2024-12-2 08:48
综合的时候就是会出现工具自己命名的一些wire


主要是systemverilog之中有些typedef内部命名也整上去了

比如queue内部存在【1:0】id,【8:0】data,结果他的命名方式是queue【id】【0】,queue【id】【1】,queue【data】【0】 …… queue【data】【7】
所以有些rtl的saif文件标注不上
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-25 15:58 , Processed in 0.017372 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表