设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 请问CDR的输入数据和恢复时钟边沿对齐是代表什么意思呢 ...

发新帖

查看: 156|回复: 0

[求助] 请问CDR的输入数据和恢复时钟边沿对齐是代表什么意思呢？

发表于 2024-11-7 22:38:48 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

初学CDR，之前看到有些论文的结果是clk的上升沿和输入信号的上升沿是对齐的，不太清楚怎么实现这样的。

登录/注册后可看大图

这是我用simulink仿真的结果，CDR锁定后clk上升沿时钟就是时钟落后于输入PRBS信号的上升沿。

回复

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-25 01:51 , Processed in 0.017613 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表