在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: wyr

[求助] SAR ADC建模

[复制链接]
发表于 2024-11-6 11:30:32 | 显示全部楼层
加入比较器噪声之后SNDR和SFDR怎么变的?比较器的输入噪声可以看作扰动,有些论文会使用这种扰动提高SFDR,但是SNDR会略微下降。
 楼主| 发表于 2024-11-6 11:43:35 | 显示全部楼层


gulting 发表于 2024-11-6 11:30
加入比较器噪声之后SNDR和SFDR怎么变的?比较器的输入噪声可以看作扰动,有些论文会使用这种扰动提高SFDR, ...


这个没有仿过,不过不太明白为啥扰动可以提高SFDR呐,能降低次高峰的幅度?什么原理?
发表于 2024-11-6 14:26:43 | 显示全部楼层
原理没仔细研究过,说是可以把杂散平均到噪底里。不过这方面的论文挺多的,你可以看看“CMOS Pipelined ADC Employing Dither to Improve Linearity”,感觉和你现在的情况挺像的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-28 19:20 , Processed in 0.014183 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表