buck芯片设计遇到了不同的输入电压得到的不是相同的输出电压，不知道要该怎么调？

tanq28

想要设计的是输入为4、5、6V的电压，输出为1V的buck芯片，但是在跑仿真的时候遇到了在这些电压输入输出的不是1V（5V下是960mV,4V输出是600多mV，6V输出一段时间为1.076V），但是在输入电压为5.5V时，电感电流在一段时间内是减小至0的（猜测应该是电感电流倒灌），不知道该如何调整，想请教各位，谢谢！
上面一张是输入为6V，下面是输入为5.5V。整个电路是PWM调制的，有误差放大器、振荡器、比较器、驱动电路、过零检测电路组成，但是不知道是什么问题导致的电感倒灌。

                               
登录/注册后可看大图

                               
登录/注册后可看大图

Ax1n_n

DN和DP是上下管的驱动电压吗？如果是的话看波形出现了上下管同时导通的情况

tanq28

嗯嗯是的是的，DN是下管NMOS的驱动信号，DP是上管PMOS的驱动信号，但是PMOS是高电平导通，NMOS是低电平导通，感觉没有同时导通欸。不知道是不是功率级的MOS管尺寸没有选对，还是驱动级有问题，不知道这两级该怎么协调好，请问有什么方法吗？

tanq28

Ax1n_n 发表于 2024-10-12 16:39
DN和DP是上下管的驱动电压吗？如果是的话看波形出现了上下管同时导通的情况 ...

嗯嗯是的是的，DN是下管NMOS的驱动信号，DP是上管PMOS的驱动信号，但是PMOS是高电平导通，NMOS是低电平导通，感觉没有同时导通欸。不知道是不是功率级的MOS管尺寸没有选对，还是驱动级有问题，不知道这两级该怎么协调好，请问有什么方法吗？

Ax1n_n

tanq28 发表于 2024-10-13 23:12

从仿真结果来看DN和DP确实出现了同时导通的情况，对应Vout也出现了巨大的波动。是不是可以试试添加死区时间控制模块来防止上下管同时导通。功率管的调整要考虑更多因素

tanq28

Ax1n_n 发表于 2024-10-14 14:22
从仿真结果来看DN和DP确实出现了同时导通的情况，对应Vout也出现了巨大的波动。是不是可以试试添加死区时 ...

我在这个电路里有加上驱动电路，有设置死区时间，但是不知道为什么会出现DP、DN同时导通的情况，是因为死区时间设置得太短了？可以再详细讲讲功率级要考虑的因素和功率级与驱动级之间的联系吗？

Ax1n_n

tanq28 发表于 2024-10-14 15:19
我在这个电路里有加上驱动电路，有设置死区时间，但是不知道为什么会出现DP、DN同时导通的情况，是因为死 ...

延长一点死区时间试试把，不行再去改上管驱动。功率管具体我也不是很清楚，和版图面积、工艺等因素相关

tanq28

Ax1n_n 发表于 2024-10-15 08:37
延长一点死区时间试试把，不行再去改上管驱动。功率管具体我也不是很清楚，和版图面积、工艺等因素相关
...

嗯嗯好的好的，谢谢！